Um MOSFET de potência é um tipo específico de transistor de efeito de campo de metal-óxido-semicondutor (MOSFET) projetado para suportar níveis significativos de potência. Comparado a outros dispositivos semicondutores de potência, como um transistor bipolar de porta isolada (IGBT) ou um tiristor, suas principais vantagens são a alta velocidade de comutação e boa eficiência em baixas tensões. Ele compartilha com o IGBT uma porta isolada que facilita o seu acionamento. Eles podem apresentar baixo ganho, às vezes a ponto de a tensão de porta precisar ser maior do que a tensão que está sendo controlada. O projeto dos MOSFETs de potência foi viabilizado pela evolução da tecnologia MOSFET e CMOS, utilizada para a fabricação de circuitos integrados desde a década de 1960. O MOSFET de potência compartilha seu princípio de funcionamento com sua contraparte de baixa potência, o MOSFET lateral. O MOSFET de potência, que é comumente usado em eletrônica de potência, foi adaptado do MOSFET padrão e introduzido comercialmente na década de 1970. O MOSFET de potência é o dispositivo semicondutor de potência mais comum no mundo, devido à sua baixa potência de acionamento de porta, rápida velocidade de comutação, fácil capacidade de paralelismo avançado, ampla largura de banda, robustez, acionamento fácil, polarização simples, facilidade de aplicação e facilidade de reparo. Em particular, é o interruptor de baixa tensão (menos de 200 V) mais amplamente utilizado. Pode ser encontrado em uma grande variedade de aplicações, como na maioria das fontes de alimentação, conversores CC-para-CC, controladores de motor de baixa tensão e muitas outras aplicações.
História
O MOSFET foi inventado no Bell Labs entre 1955 e 1960. Foi um avanço na eletrônica de potência. Gerações de MOSFETs permitiram que os projetistas de potência alcançassem níveis de desempenho e densidade que não eram possíveis com transistores bipolares. Em 1969, a Hitachi introduziu o primeiro MOSFET de potência vertical, que mais tarde seria conhecido como VMOS (MOSFET com ranhura em V). No mesmo ano, o DMOS (MOSFET de dupla difusão) com porta autoalinhada foi relatado pela primeira vez por Y. Tarui, Y. Hayashi e Toshihiro Sekigawa do Laboratório Eletrotécnico (ETL). Em 1974, Jun-ichi Nishizawa na Universidade de Tohoku inventou um MOSFET de potência para áudio, que logo foi fabricado pela Yamaha Corporation para seus amplificadores de áudio de alta fidelidade. JVC, Pioneer Corporation, Sony e Toshiba também começaram a fabricar amplificadores com MOSFETs de potência em 1974. A Siliconix introduziu comercialmente um VMOS em 1975. O VMOS e o DMOS evoluíram para o que ficou conhecido como VDMOS (DMOS vertical). A equipe de pesquisa de John L. Moll no HP Labs fabricou protótipos de DMOS em 1977 e demonstrou vantagens sobre o VMOS, incluindo menor resistência no estado ligado e maior tensão de ruptura. No mesmo ano, a Hitachi introduziu o LDMOS (DMOS lateral), um tipo planar de DMOS. A Hitachi foi a única fabricante de LDMOS entre 1977 e 1983, período em que o LDMOS foi usado em amplificadores de potência de áudio de fabricantes como HH Electronics (série V) e Ashly Audio, sendo utilizados para música e sistemas de sonorização pública. Com a introdução da rede móvel digital 2G em 1995, o LDMOS tornou-se o amplificador de potência de RF mais amplamente utilizado em redes móveis, como 2G, 3G e 4G. Alex Lidow co-inventou o HexFET, um tipo hexagonal de MOSFET de potência, na Universidade de Stanford em 1977, junto com Tom Herman. O HexFET foi comercializado pela International Rectifier em 1978. O transistor bipolar de porta isolada (IGBT), que combina elements tanto do MOSFET de potência quanto do transistor de junção bipolar (BJT), foi desenvolvido por B. Jayant Baliga na General Electric entre 1977 e 1979. O MOSFET de superjunção é um tipo de MOSFET de potência que usa colunas P+ que penetram na camada epitaxial N−. A ideia de empilhar camadas P e N foi proposta pela primeira vez por Shozo Shirota e Shigeo Kaneda na Universidade de Osaka em 1978. David J. Coe na Philips inventou o MOSFET de superjunção com camadas alternadas do tipo p e do tipo n, pelo qual recebeu uma patente dos EUA em 1988.
Aplicações
O MOSFET de potência é o dispositivo semicondutor de potência mais utilizado no mundo. A partir de 2010, o MOSFET de potência representava 53% do mercado de transistores de potência, à frente do transistor bipolar de porta isolada (27%), do amplificador de potência de RF (11%) e do transistor de junção bipolar (9%). A partir de 2018, mais de 50 bilhões de MOSFETs de potência são enviados anualmente. Isso inclui o MOSFET de potência em trincheira (trench power MOSFET), que vendeu mais de 100 bilhões de unidades até fevereiro de 2017, e o MDmesh da STMicroelectronics (MOSFET de superjunção), que vendeu 5 bilhões de unidades até 2019. MOSFETs de potência são comumente usados em uma ampla gama de eletrônicos de consumo, bem como em tecnologia de transporte, incluindo uma grande variedade de veículos. Eles também são amplamente utilizados em eletrônica automotiva. O DMOS de RF, também conhecido como MOSFET de potência de RF, é um tipo de transistor de potência DMOS projetado para aplicações de radiofrequência (RF). É usado em várias aplicações de rádio e RF. MOSFETs de potência (incluindo DMOS, LDMOS e VMOS) são comumente utilizados em uma vasta gama de outras aplicações.
Estrutura básica
Várias estruturas foram exploradas na década de 1970, quando os primeiros MOSFETs de potência comerciais foram introduzidos. No entanto, a maioria delas foi abandonada (pelo menos até recentemente) em favor da estrutura MOS Difundido Vertical (VDMOS, do inglês *Vertical Diffused MOS*), também chamada de MOS de Dupla Difusão ou simplesmente DMOS, e da estrutura LDMOS (MOS difundido lateralmente). A seção transversal de um VDMOS (ver figura 1) shows a "verticalidade" do dispositivo: pode-se observar que o eletrodo de fonte está posicionado acima do dreno, resultando em uma corrente principalmente vertical quando o transistor está no estado ligado. A "difusão" no VDMOS refere-se ao processo de fabricação: os poços P (ver figura 1) são obtidos por um processo de difusão (na verdade, um processo de dupla difusão para obter as regiões P e N+, daí o nome dupla difusão). Os MOSFETs de potência possuem uma estrutura diferente do MOSFET lateral: como acontece com a maioria dos dispositivos de potência, sua estrutura é vertical e não planar. Em uma estrutura planar, as especificações de corrente e tensão de ruptura são ambas funções das dimensões do canal (respectivamente largura e comprimento do canal), resultando em um uso ineficiente da área de silício. Com uma estrutura vertical, a especificação de tensão do transistor é uma função da dopagem e da espessura da camada epitaxial N (ver seção transversal), enquanto a especificação de corrente é uma função da largura do canal. Isso torna possível para o transistor suportar tanto alta tensão de bloqueio quanto alta corrente dentro de uma peça compacta de silício. Os LDMOS são MOSFETs de potência com uma estrutura lateral. Eles são utilizados principalmente em amplificadores de potência de áudio de alta fidelidade, e em amplificadores de potência de RF em redes sem fio celulares, como 2G, 3G e 4G. Sua vantagem é um melhor comportamento na região de saturação (correspondente à região linear de um transistor de junção bipolar) do que os MOSFETs verticais. Os MOSFETs verticais são projetados para aplicações de comutação, portanto, são usados apenas nos estados ligado (on) ou desligado (off).
Resistência no estado ligado
Quando o MOSFET de potência está no estado ligado, ele apresenta um comportamento resistivo entre os terminais de dreno e fonte. Pode-se observar na figura 2 que essa resistência (chamada RDSon para "resistência dreno-fonte no estado ligado") é a soma de muitas contribuições elementares:
RS é a resistência de fonte. Ela representa todas as resistências entre o terminal de fonte do encapsulamento até o canal do MOSFET: resistência dos fios de ligação (bond wires), da metalização da fonte e dos poços N+; Rch é a resistência do canal. Ela é inversamente proporcional à largura do canal e, para um determinado tamanho de pastilha, à densidade do canal. A resistência do canal é um dos principais contribuintes para o RDSon de MOSFETs de baixa tensão, e um trabalho intensivo tem sido realizado para reduzir o tamanho de suas células a fim de aumentar a densidade do canal; Ra é a resistência de acesso. Ela representa a resistência da zona epitaxial diretamente sob o eletrodo de porta, onde a direção da corrente muda de horizontal (no canal) para vertical (em direção ao contato do dreno); RJFET é o efeito prejudicial da redução do tamanho da célula mencionado acima: as implantações P (ver figura 1) formam as portas de um transistor JFET parasita que tende a reduzir a largura do fluxo de corrente; Rn é a resistência da camada epitaxial. Como o papel dessa camada é suportar a tensão de bloqueio, Rn está diretamente relacionada à especificação de tensão do dispositivo. Um MOSFET de alta tensão requer uma camada espessa e de baixa dopagem, ou seja, altamente resistiva, enquanto um transistor de baixa tensão requer apenas uma camada fina com um nível de dopagem mais alto, ou seja, menos resistiva. Como resultado, Rn é o principal factor responsável pela resistência de MOSFETs de alta tensão; RD é o equivalente de RS para o dreno. Representa a resistência do substrato do transistor (a seção transversal na figura 1 não está em escala, a camada N+ inferior é, na verdade, a mais espessa) e das conexões do encapsulamento.
Relação de compromisso entre tensão de ruptura e resistência no estado ligado
Quando no estado desligado, o MOSFET de potência é equivalente a um diodo PIN (constituído pela difusão P+, a camada epitaxial N− e o substrato N+). Quando essa estrutura altamente assimétrica é polarizada inversamente, a região de carga de espaço estende-se principalmente no lado levemente dopado, ou seja, sobre a camada N−. Isso significa que essa camada deve suportar a maior parte da tensão dreno-fonte do MOSFET no estado desligado. No entanto, quando o MOSFET está no estado ligado, essa camada N− não tem função. Além disso, por ser uma região levemente dopada, sua resistividade intrínseca não é desprezível e soma-se à resistência dreno-fonte no estado ligado (RDSon) do MOSFET (esta é a resistência Rn na figura 2). Dois parâmetros principais governam tanto a tensão de ruptura quanto o RDSon do transistor: o nível de dopagem e a espessura da camada epitaxial N−. Quanto mais espessa a camada e menor o seu nível de dopagem, maior será a tensão de ruptura. Pelo contrário, quanto mais fina a camada e maior o nível de dopagem, menor será o RDSon (e, portanto, menores serão as perdas por condução do MOSFET). Portanto, pode-se notar que existe uma relação de compromisso (trade-off) no projeto de um MOSFET entre a sua especificação de tensão e a sua resistência no estado ligado.[carece de fontes]? Isso é demonstrado pelo gráfico na figura 3.
Diodo de corpo Pode-se observar na figura 1 que a metalização da fonte conecta tanto as implantações N+ quanto P+, embora o princípio de funcionamento do MOSFET exija apenas que a fonte seja conectada à zona N+. No entanto, se fosse assim, isso resultaria em uma zona P flutuante entre a fonte e o dreno dopados com N, o que é equivalente a um transistor NPN com uma base não conectada. Sob certas condições (nos casos de alta corrente de dreno, quando a tensão dreno-fonte no estado ligado é da ordem de alguns volts), esse transistor NPN parasita seria ativado, tornando o MOSFET incontrolável. A conexão da implantação P à metalização da fonte curto-circuita a base do transistor parasita ao seu emissor (a fonte do MOSFET) e, assim, evita o travamento (latching) espúrio. Essa solução, contudo, cria um diodo entre o dreno (cátodo) e a fonte (ânodo) do MOSFET, tornando-o capaz de bloquear a corrente em apenas uma direção. Os diodos de corpo podem ser utilizados como diodos de roda livre para cargas indutivas em configurações como Ponte H ou meia ponte. Embora esses diodos geralmente apresentem uma queda de tensão direta bastante alta, eles podem suportar grandes correntes e são suficientes em muitas aplicações, reduzindo a contagem de componentes e, consequentemente, o custo do dispositivo e o espaço na placa. Para aumentar a eficiência, a retificação síncrona é frequentemente usada para minimizar o tempo que o diodo de corpo conduz corrente.
Operação de comutação
Devido à sua natureza unipolar, o MOSFET de potência pode comutar em velocidades muito altas. De fato, não há necessidade de remover portadores minoritários como ocorre em dispositivos bipolares. A única limitação intrínseca na velocidade de comutação deve-se às capacitâncias internas do MOSFET (ver figura 4). Essas capacitâncias devem ser carregadas ou descarregadas quando o transistor comuta. Esse pode ser um processo relativamente lento porque a corrente que flui através das capacitâncias de porta é limitada pelo circuito de acionamento (driver) externo. Esse circuito ditará, na verdade, a velocidade de comutação do transistor (assumindo que o circuito de potência possua uma indutância suficientemente baixa).
Capacitâncias Nas folhas de dados (datasheets) dos MOSFETs, as capacitâncias são frequentemente denominadas Ciss (capacitância de entrada, terminais de dreno e fonte curto-circuitados), Coss (capacitância de saída, porta e fonte curto-circuitadas) e Crss (capacitância de transferência reversa, fonte conectada ao terra). A relação entre essas capacitâncias e as descritas abaixo é:
C
i s s
=
C
G S
+
C
G D
C
o s s
=
C
G D
+
C
D S
C
r s s
=
C
G D
{\displaystyle {\begin{matrix}C_{iss}&=&C_{GS}+C_{GD}\\C_{oss}&=&C_{GD}+C_{DS}\\C_{rss}&=&C_{GD}\end{matrix}}}
Onde CGS, CGD e CDS são, respectivamente, as capacitâncias porta-fonte, porta-dreno e dreno-fonte (ver abaixo). Os fabricantes preferem citar Ciss, Coss e Crss porque elas podem ser medidas diretamente no transistor. No entanto, como CGS, CGD e CDS estão mais próximas do significado físico, elas serão usadas no restante deste artigo.
Capacitância porta-fonte A capacitância CGS é constituída pela conexão em paralelo de CoxN+, CoxP e Coxm (ver figura 4). Como as regiões N+ e P são altamente dopadas, as duas primeiras capacitâncias podem ser consideradas constantes. Coxm é a capacitância entre a porta (polissilício) e o eletrodo de fonte (metal), portanto também é constante. Por isso, é prática comum considerar CGS como uma capacitância constante, ou seja, seu valor não depende do estado do transistor.
Capacitância porta-dreno A capacitância CGD pode ser vista como a conexão em série de duas capacitâncias elementares. A primeira é a capacitância do óxido (CoxD), constituída pelo eletrodo de porta, o dióxido de silício e o topo da camada epitaxial N. Ela possui um valor constante. A segunda capacitância (CGDj) é causada pela extensão da zona de carga de espaço quando o MOSFET está no estado desligado. Portanto, ela depende da tensão entre dreno e porta. A partir disso, o valor de CGD é dado por:
C
G D
=
C
o x D
×
C
G D j
(
V
G D
)
C
o x D
+
C
G D j
(
V
G D
)
{\displaystyle C_{GD}={\frac {C_{oxD}\times C_{GDj}\left(V_{GD}\right)}{C_{oxD}+C_{GDj}\left(V_{GD}\right)}}}
A largura da região de carga de espaço é dada por:
w
G D j
=
2
ε
S i
V
G D
q N
{\displaystyle w_{GDj}={\sqrt {\frac {2\epsilon _{Si}V_{GD}}{qN}}}}
onde
ε
S i
{\displaystyle \epsilon _{Si}}
é a permissividade do Silício, q é a carga do elétron e N é o nível de dopagem. O valor de CGDj pode ser aproximado usando a expressão do capacitor plano:
C
G D j
=
A
G D
ε
S i
w
G D j
{\displaystyle C_{GDj}=A_{GD}{\frac {\epsilon _{Si}}{w_{GDj}}}}
Onde AGD é a área da superfície de sobreposição entre a porta e o dreno. Portanto, obtém-se:
C
G D j
(
V
G D
)
=
A
G D
q
ε
S i
N
2
V
G D
{\displaystyle C_{GDj}\left(V_{GD}\right)=A_{GD}{\sqrt {\frac {q\epsilon _{Si}N}{2V_{GD}}}}}
Pode-se notar que CGDj (e, portanto, CGD) é uma capacitância cujo valor depende da tensão porta-dreno. À medida que essa tensão aumenta, a capacitância diminui. Quando o MOSFET está no estado ligado, CGDj é derivada (shunted), de modo que a capacitância porta-dreno permanece igual a CoxD, um valor constante.
Capacitância dreno-fonte Como a metalização da fonte sobrepõe os poços P (ver figura 1), os terminais de dreno e fonte são separados por uma junção P-N. Portanto, CDS é a capacitância da junção. Esta é uma capacitância não linear, e seu valor pode ser calculado utilizando a mesma equação que para CGDj.
Outros elementos dinâmicos
Indutâncias de encapsulamento Para operar, o MOSFET deve ser conectado ao circuito externo, na maioria das vezes utilizando ligação por fios (wire bonding). Essas conexões apresentam uma indutância parasita, que não é específica da tecnologia MOSFET, mas apresenta efeitos importantes devido às altas velocidades de comutação. As indutâncias parasitas tendem a manter sua corrente constante e geram sobretensão durante o desligamento do transistor, resultando em um aumento das perdas de comutação. Uma indutância parasita pode ser associada a cada terminal do MOSFET. Elas produzem efeitos diferentes:
a indutância de porta possui pouca influência (assumindo que seja inferior a algumas centenas de nanohenries), porque os gradientes de corrente na porta são relativamente lentos. Em alguns casos, no entanto, a indutância de porta e a capacitância de entrada do transistor podem constituir um oscilador. Isso deve ser evitado, pois resulta em perdas de comutação muito altas (podendo levar à destruição do dispositivo). Em um projeto típico, as indutâncias parasitas são mantidas baixas o suficiente para evitar esse fenômeno; a indutância de dreno tende a reduzir a tensão de dreno quando o MOSFET liga, reduzindo as perdas na ativação. No entanto, como cria uma sobretensão durante o desligamento, ela aumenta as perdas no desligamento; a indutância parasita de fonte possui o mesmo comportamento que a indutância de dreno, somada a um efeito de feedback que prolonga a comutação, aumentando assim as perdas de comutação. no início de uma ativação rápida, devido à indutância de fonte, a tensão na fonte (na pastilha) subirá junto com a tensão de porta; a tensão VGS interna permanecerá baixa por mais tempo, atrasando a ativação. no início de um desligamento rápido, à medida que a corrente através da indutância de fonte diminui abruptamente, a tensão resultante sobre ela torna-se negativa (em relação ao terminal externo do encapsulamento), elevando a tensão VGS interna, mantendo o MOSFET ligado e, portanto, atrasando o desligamento.
Limites de operação
Ruptura do óxido de porta O óxido de porta é muito fino (100 nm ou menos), de modo que só pode suportar uma tensão limitada. Nas folhas de dados, os fabricantes frequentemente estipulam uma tensão máxima porta-fonte, em torno de 20 V, e exceder esse limite pode resultar na destruição do componente. Além disso, uma alta tensão porta-fonte reduz significativamente a vida útil do MOSFET, com pouca ou nenhuma vantagem na redução do RDSon. Para lidar com esse problema, um circuito driver de porta é frequentemente utilizado.
Tensão máxima dreno-fonte Os MOSFETs de potência possuem uma tensão máxima especificada entre dreno e fonte (no estado desligado), além da qual pode ocorrer a ruptura por avalanche. Exceder a tensão de ruptura faz com que o dispositivo conduza, potencialmente danificando-o e a outros elementos do circuito devido à dissipação excessiva de potência.
Corrente máxima de dreno A corrente de dreno deve, geralmente, permanecer abaixo de um determinado valor especificado (corrente contínua máxima de dreno). Ela pode atingir valores mais altos por durações de tempo muito curtas (corrente de dreno pulsada máxima). A corrente de dreno é limitada pelo aquecimento devido às perdas resistivas em componentes internos, como os fios de ligação, e outros fenômenos como a eletromigração na camada metálica.
Temperatura máxima A temperatura de junção (TJ) do MOSFET deve permanecer abaixo de um valor máximo especificado para que o dispositivo funcione de maneira confiável, determinado pelo layout da pastilha do MOSFET e pelos materiais de encapsulamento. O encapsulamento muitas vezes limita a temperatura máxima de junção, devido às características do composto de moldagem e do epóxi (onde utilizado). A temperatura ambiente máxima de operação é determinada pela dissipação de potência e pela resistência térmica. A resistência térmica junção-carcaça é intrínseca ao dispositivo e ao encapsulamento; a resistência térmica carcaça-ambiente depende amplamente do layout da placa/montagem, da área de dissipação de calor e do fluxo de ar/fluido. O tipo de dissipação de potência, seja contínua ou pulsada, afeta a temperatura de operação máxima devido às características de massa térmica; em geral, quanto menor a frequência dos pulsos para uma determinada dissipação de potência, maior será a temperatura ambiente máxima de operação, por permitir um intervalo mais longo para o resfriamento do dispositivo. Modelos como a rede de Foster podem ser usados para analisar a dinâmica da temperatura a partir de transientes de potência.
Área de operação segura A área de operação segura define as faixas combinadas de corrente de dreno e tensão dreno-fonte que o MOSFET de potência é capaz de suportar sem sofrer danos. Ela é representada graficamente como uma área no plano definido por esses dois parâmetros. Tanto a corrente de dreno quanto a tensão dreno-fonte devem permanecer abaixo de seus respectivos valores máximos, mas o seu produto também deve permanecer abaixo da dissipação de potência máxima que o dispositivo é capaz de suportar. Assim, o dispositivo não pode ser operado simultaneamente em sua corrente máxima e tensão máxima.
Latch-up O circuito equivalente de um MOSFET de potência consiste em um MOSFET em paralelo com um BJT parasita. Se o BJT for ligado (ON), ele não poderá ser desligado, uma vez que a porta não possui controle sobre ele. Esse fenômeno é conhecido como "latch-up", o qual pode levar à destruição do dispositivo. O BJT pode ser ativado devido a uma queda de tensão através da região de corpo do tipo p. Para evitar o latch-up, o corpo e a fonte são tipicamente curto-circuitados dentro do encapsulamento do dispositivo.
Tecnologia
Layout
Estrutura celular Como descrito acima, a capacidade de condução de corrente de um MOSFET de potência é determinada pela largura do canal de sua porta. A largura do canal de porta é a terceira dimensão (eixo Z) das seções transversais ilustradas. Para minimizar o custo e o tamanho, é vantajoso manter a área da pastilha (die) do transistor o menor possível. Portanto, otimizações foram desenvolvidas para aumentar a largura da área de superfície do canal, ou seja, aumentar a "densidade do canal". Elas consistem principalmente na criação de estruturas celulares repetidas ao longo de toda a área da pastilha do MOSFET. Vários formatos foram propostos para essas células, sendo o mais famoso o formato hexagonal utilizado nos dispositivos HEXFET da International Rectifier. Outra forma de aumentar a densidade do canal é reduzir o tamanho da estrutura elementar. Isso permite acomodar mais células em uma determinada área de superfície e, portanto, obter maior largura de canal. No entanto, à medida que o tamanho da célula encolhe, torna-se mais difícil garantir o contato adequado de cada célula. Para superar isso, uma estrutura em "tiras" (strips) é frequentemente utilizada (ver figura). Ela é menos eficiente do que uma estrutura celular de resolução equivalente em termos de densidade de canal, mas pode lidar com um espaçamento (pitch) menor. Outra vantagem da estrutura de tiras planares é que ela é menos suscetível a falhas durante eventos de ruptura por avalanche, nos quais o transistor bipolar parasita é ativado por uma polarização direta suficiente. Na estrutura celular, se o terminal de fonte de qualquer uma das células apresentar um contato deficiente, torna-se muito mais provável que o transistor bipolar parasita trave (latch-up) durante um evento de ruptura por avalanche. Por causa disso, os MOSFETs que utilizam uma estrutura de tiras planares só falham durante a ruptura por avalanche devido ao estresse térmico extremo.
Estruturas
MOSFET de potência de substrato P Um MOSFET de substrato P (também chamado de MOSFET de canal P ou PMOS) é um MOSFET com tipos de dopagem opostos (N em vez de P e P em em vez de N na seção transversal da figura 1). Este MOSFET é fabricado utilizando um substrato do tipo P, com uma epitaxia P−. Como o canal fica em uma região N, este transistor é ativado por uma tensão porta-fonte negativa. Isso o torna desejável em um conversor buck, onde um dos terminais do interruptor está conectado ao lado de alta (high side) da tensão de entrada: com um MOSFET de canal N (ou NMOS), essa configuração requer uma tensão de porta igual a
V
i n
+
V
G S
{\displaystyle V_{in}+V_{GS}}
, ao passo que nenhuma tensão acima de
V
i n
{\displaystyle V_{in}}
é necessária com um MOSFET de canal P. A principal desvantagem deste tipo de MOSFET é o desempenho inferior no estado ligado, pois ele utiliza lacunas (holes) como portadores de carga, as quais possuem uma mobilidade muito menor do que os elétrons. Como a resistividade está diretamente relacionada à mobilidade, um determinado dispositivo de canal P terá um
R
D S o n
{\displaystyle R_{DSon}}
três vezes maior do que um MOSFET de canal N com as mesmas dimensões.
VMOS A estrutura VMOS possui uma ranhura em V na região da porta e foi utilizada nos primeiros dispositivos comerciais.
UMOS Nesta estrutura de MOSFET de potência, também chamada de trench-MOS, o eletrodo de porta é enterrado em uma trincheira gravada no silício. Isso resulta em um canal vertical. O principal interesse dessa estrutura é a ausência do efeito JFET. O nome da estrutura provém do formato em U da trincheira.
Tecnologia de superjunção em trincheira profunda Especialmente para tensões acima de 500 V, alguns fabricantes, incluindo a Infineon Technologies com seus produtos CoolMOS, começaram a utilizar um princípio de compensação de carga. Com essa tecnologia, a resistência da camada epitaxial, que é o maior contribuinte (mais de 95%) para a resistência do dispositivo em MOSFETs de alta tensão, pode ser reduzida por um fator superior a 5. Buscando melhorar a eficiência de fabricação e a confiabilidade dos MOSFETs de superjunção, a Renesas Electronics desenvolveu uma estrutura de superjunção com uma técnica de processo de trincheira profunda (deep-trench). Essa tecnologia envolve a gravação de trincheiras no material do tipo N de baixa impureza para formar regiões do tipo P. Esse processo supera os problemas inerentes à abordagem de crescimento epitaxial multinível e resulta em uma resistência no estado ligado extremamente baixa e capacitância interna reduzida. Devido ao aumento da área da junção p-n, uma estrutura de superjunção apresenta um tempo de recuperação reversa menor, porém uma corrente de recuperação reversa maior em comportamento a um MOSFET de potência planar convencional.
Ver também Transistor bipolar de porta isolada MOSFET Eletrônica de potência Dispositivo semicondutor de potência
Referências
Leitura adicional
Baliga, B. Jayant (1996). Power Semiconductor Devices. [S.l.]: PWS Publishing. ISBN 9780534940980